Saturday, 27. May 2017

KTH Research Projec...

KTH Research Project Database > Physics and Energy

Physics and Energy
PROJECT




Biophysics


Electrophysics


Energy Systems Analysis and Planning


Energy Technology


Material Physics


Micro and Nano Physics


Optics


Plasma Physics


Speech, Music and Hearing


Space Physics


OVERVIEWS

»Research Fields

»Organisational Structure

»Persons



1D devices for Ge and 2D materials utilizing 3D integration technology (»Add to Infobox)

Research Leader: Professor Mikael Östling
B. Gunnar Malm, Docent Per-Erik Hellström


Integrated Devices and Circuits


Show picture in detail
As device scaling approaches its limit, silicon technology meets great challenge in dense packing and low interconnect power
consumption. This program will develop an integrated approach to fabricate 1D Germanium nanowire devices by means of
monolithic 3D sequential stacking, and novel photonic interconnects based on 2D layered materials, such as graphene and MoS2.
The former can evidently increase the device density without scaling down the transistors, while the latter can essentially reduce the
power consumption.
Selective epitaxial technique will be employed to directly deposit thin germanium layers on patterned silicon wafers, which allows
fabrication of transistors on different tiers at low temperature and consequently the 3D integration. In addition to the transistor
integration our device technology allows the direct integration of 3D PiN photodetectors in Ge embedded in waveguide structures.
The unique 2D layered materials, graphene and MoS2 will be integrated directly on the Si or Ge layers through an elaborate wafer
scale transfer technique that we have developed. In addition the 2D materials will be deposited by inkjet printing techniques which
can pave the way for mass production of high-performance photonic devices and integration of electro-photonic circuits.
Den integrerade kretsteknologiutvecklinen går som bekant häpnadsväckande snabbt och verkar för vanliga kosumenter obegränsad. De flesta av oss känner till begreppet Morse lag som förutsäger hur snabbt teknologiutvecklingen sker. Denna lag är dock att betrakta som en ekonomisk förutsägelse snarare än ett fysikalisk princip. Många höjer sina röster och vill göra gällande att denna utvekling kommer att avstanna om mindre än 10 år. Då har man mest tittat på dimensionerna i en aktiv transistor och den sk minsta linjebredden. Vi tror också att de minsta dimensionerna kommer att närma sig en gräns inom denna tidsperiod och därför vill vi i detta projekt titta mer på nya möjligheter att fortsätta förbättra prestanda i kretsteknologin. Vårt förslag innebär att vi utvecklar prestandahöjande material som germanium istället för kisel. Detta halvledarmaterial medger lägre matningsspänningar men också förbättrad strömtransport. Vi föreslår också att de avancerade transistorerna integreras på höjden, dvs tre-dimensionellt, 3D. Genom 3D integration kan man minska energiförlusterna drastiskt genom att ledningsdragningen mellan transistorerna förenklas. Vi anser att man sammantaget kommer att vinna flera teknologinoder direkt i utvecklingen samt även få en betydande energieffektivitet i kretsarna. Utmaningarna är många men vinsterna ännu fler. Parallellt med denna teknologi kan Ge transistorerna också användas som fotodetektorer för optiska förbindningsledningar på chippet. I vår andra del av projektet kommer två-dimensionella material som grafen att användas för i huvudsak fotonisk integration på chippet.

Period: 2015-01-01 - 2018-12-31

Keywords:
3D integration

SOURCE OF FUNDING (1/1) 

VR (The Swedish Research Council)


SEARCH



»Advanced Search



INFOBOX (0/0) show all
Your infobox is empty




Powered by AVERISinfo@avedas.com